


4. Diagrama de Bloques del Hardware del Proyecto

El diagrama de bloques de hardware de **ECHO** representa la topología física, la interconexión de señales y la red de distribución de potencia eléctrica del sistema. La arquitectura está diseñada de forma puramente física y se encuentra estructurada en tres capas funcionales interconectadas de manera centralizada hacia la unidad de procesamiento microcontroladora.



Descripción Textual Detallada del Sistema

A. Capa de Sensores y Adquisición (Entrada)

Ubicada en el sector izquierdo del diagrama, agrupa los componentes mecánicos y transductores encargados de capturar las variables físicas del usuario:

- **Matriz de 14 sensores Hall (49E):** Consiste en un arreglo de 14 sensores magnéticos lineales distribuidos estratégicamente en las falanges de los dedos del guante base. Generan un bus de salida paralelo de **14 señales analógicas** denominado "**Bus analógico de flexión**", cuyo flujo de datos es unidireccional hacia el multiplexor.
- **CD74HC4067 (Multiplexor Analógico 16:1):** Actúa como un conmutador de hardware integrado. Recibe el bus de 14 señales analógicas de los dedos y una línea de control digital de 4 bits desde la MCU. Su función es canalizar y conmutar las señales en el tiempo para entregar una **única salida analógica secuenciada** hacia el pin de lectura de la unidad central.
- **MPU-6050 (IMU de 6 ejes):** Unidad de medición inercial dedicada a capturar la orientación espacial mediante 3 ejes de acelerómetro y 3 ejes de giroscopio. Se interconecta con la unidad de procesamiento de forma directa a través de un **bus**

digital bidireccional I2C, utilizando las líneas de hardware **SCL (Serial Clock)** y **SDA (Serial Data)**.

B. Unidad de Procesamiento Central (Raspberry Pi Pico - MCU RP2040)

Ubicada en el centro del esquema, actúa como el nodo maestro del hardware. Se desglosan sus módulos de silicio internos dedicados a la gestión de periféricos de Entrada/Salida:

- **Módulo ADC:** Recibe la línea única de señal analógica proveniente de la salida del multiplexor CD74HC4067 conectada directamente al pin físico **ADC_IN**.
- **Módulo Control GPIO (SEL MUX):** Bloque de salidas digitales de propósito general que inyecta un bus de control de 4 bits (**S0, S1, S2, S3**) hacia los pines de selección del multiplexor analógico para comandar la conmutación de los canales de forma síncrona.
- **Módulo I2C:** Controlador de bus digital encargado de coordinar la sincronización de reloj y la lectura de los registros de datos inerciales de la IMU MPU-6050.
- **Módulo UART0 (Audio) (DFPLAYER):** Periférico serie configurado con las líneas físicas **TX0** (Transmisión) y **RX0** (Recepción) dedicado a enviar comandos lógicos unidireccionales de reproducción de audio hacia el decodificador de MP3.
- **Módulo UART1 (DEBUG) (PC):** Periférico serie independiente configurado con las líneas físicas **TX1** y **RX1** dedicado a transmitir datos de inferencia, variables de depuración y texto traducido hacia un monitor de visualización externo.

C. Capa de Actuadores y Validaciones (Salidas)

Ubicada en el flanco derecho del esquema, integra los dispositivos que ejecutan el feedback del sistema y la interfaz de contingencia:

- **DFPlayer mini (Reproductor MP3):** Módulo de audio autónomo que recibe las instrucciones de control por el bus serie UART0 de la Pico a través de sus pines **TX0/RX0**. Decodifica los archivos digitales de la tarjeta de memoria interna y genera una **salida analógica de audio** directa hacia el transductor acústico.
- **Altavoz Miniatura:** Actuador acústico final (especificado con una impedancia nominal de **8 Ohms**) que reproduce de forma audible las palabras o letras dictadas por el sistema de traducción.
- **Conexión PC:** Interfaz de comunicación serie directa vinculada al bus UART1 de la Pico (pines **TX1/RX1**). Funciona como una pantalla de visualización redundante para desplegar el texto de forma visual, actuando como un requisito obligatorio de validación y respaldo técnico en el escenario de pruebas.

D. Sistema de Gestión Energética e Infraestructura de Potencia

Representado en la franja inferior del diagrama, establece una jerarquía de energía estrictamente regulada para asegurar un comportamiento eléctrico predecible y aislar el ruido en las lecturas analógicas:

- **Batería Li-Po (3.7V, 1000mAh):** Fuente primaria de almacenamiento de energía electroquímica que proporciona la autonomía portátil al dispositivo *wearable*.
- **Módulo TP4056 (Cargador):** Bloque encargado de la administración y recarga segura de la celda de litio sin necesidad de extraer la batería del guante.
- **AMS1117-3.3V (Regulador LDO de 3.3V):** Circuito integrado regulador de baja caída de tensión que estabiliza el voltaje fluctuante de la batería a un valor constante de 3.3V.
- **Riel de Alimentación Regulado (Líneas Rojas - 3V3):** Canaliza de manera paralela la distribución de energía limpia y constante de 3.3V desde la salida del regulador hacia cada uno de los nodos activos del hardware: la matriz de 14 sensores Hall, la IMU MPU-6050, la Raspberry Pi Pico, el DFPlayer mini y el nodo de Conexión PC.
- **Plano de Tierra Común (Línea Negra Gruesa - GND):** Conecta el retorno eléctrico de todos los componentes del sistema a una referencia de potencial cero unificada (**GND**), minimizando bucles de tierra y ruidos de conmutación digital en la adquisición de señales analógicas